數位聯盟高速介面峰會 – 驅動 AI 運算的高速互連變革
隨著生成式 AI 與大型語言模型的快速崛起，大規模分散式運算需求，推升伺服器間的互連頻寬成為 AI 算力的關鍵瓶頸。為擴展到 Terabit 等級的傳輸效益，單通道速率正邁向 224G，而這也帶來從晶片到系統層級的嚴峻設計與驗證挑戰。
本次議程將深入探討次世代高速介面技術，從矽光子 (SiPh) 與共封裝光學 (CPO) 的混合式架構談起，剖析突破傳統傳輸瓶頸的關鍵技術。隨著速率提升，從光訊號眼圖驗證、PCB 與光學元件高達 110 GHz 的頻寬特性，到 示波器 (Scope) 與向量網路分析儀 (VNA) 等量測工具的應用要求，都成為設計與測試的核心課題。同時，PCIe 也已進入 6.0 並邁向 7.0 世代，PAM 調變技術雖大幅提升效率，卻使收發器設計與 TRx 測試、一致性驗證變得更為複雜。透過產業專家深入剖析，本場峰會將從設計、測試到驗證的多層面探討，協助工程師迎接 T 位元時代的高速互連挑戰，共同推進 AI 計算架構的技術革新。
活動議程
|
時間 |
主題 |
主講者 |
|
09:20 - 09:40 |
來賓報到 |
|
|
09:40 - 09:50 |
開場簡介 |
|
|
09:50 - 10:20 |
Optical Interconnect in Al GPU Link Scalability |
David Chang AuthenX |
|
10:20 - 10:50 |
Test Vision of Wafer Level SiPh Measurement |
Hawk Liao Formfactor |
|
10:50 - 11:20 |
Coffee Break & Booth Tour |
|
|
11:20 - 11:50 |
High Frequency Challenge on VNA – from PCB, Cable to Silicon Photonics Verify Beyond 110GHz |
Navneet Kataria Anritsu |
|
11:50 - 13:10 |
Lunch Break & Booth Tour |
|
|
13:10 - 13:35 |
Forward to 1.6T CPO – The Challenge of 224G Signal Verify |
Furuya Takashi Anritsu |
|
13:35 - 14:05 |
High Speed Interconnect Performance in 224G CPC/CPO System |
Ray Chien Samtec |
|
14:05 - 14:30 |
PCIe 6.0/7.0 TRx Electrical Compliance Test Challenges |
Jacky Huang Tektronix |
|
14:30 - 15:00 |
Coffee Break & Booth Tour |
|
|
15:00 - 15:30 |
High-Speed Interconnects — Bridging a New Era Between Substrate and System |
David Chen iST |
|
15:30 - 15:55 |
Mastering PAM3/PAM4: The Future of High-Speed Testing |
Leon Lin Teledyne LeCroy |
|
15:55 - 16:20 |
HSB Compliance Rx Challenge on PAM4 - PCIe 6.0 and USB4v2 Rx |
Arvin Wang Anritsu |
|
16:20 - 16:30 |
交流時間 / 抽獎 |